`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date:    13:19:19 11/22/2024 
// Design Name: 
// Module Name:    trans 
// Project Name: 
// Target Devices: 
// Tool versions: 
// Description: 
//
// Dependencies: 
//
// Revision: 
// Revision 0.01 - File Created
// Additional Comments: 
//
//////////////////////////////////////////////////////////////////////////////////
module trans(
	input [2:0]A,
	input E1,E2,E3,
	
	output reg[7:0]Y
    );

	always@(*)begin
		if(E1==1&&E2==0&&E3==0)begin
			case(A)
				3'b000:Y=8'b0111_1111;
				3'b001:Y=8'b1011_1111;
				3'b010:Y=8'b1101_1111;
				3'b011:Y=8'b1110_1111;
				
				3'b100:Y=8'b1111_0111;
				3'b101:Y=8'b1111_1011;
				3'b110:Y=8'b1111_1101;
				3'b111:Y=8'b1111_1110;
			endcase
		end
		else Y=8'b1111_1111;
	end			
			

endmodule
